{"product_id":"ieej-20240723c00401-006","title":"良い手本があればアナログIP開発は容易になるか？","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT24042\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2024\/07\/23\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eCan good examples make analog IP development easier?\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e森山 誠二郎(アナジックス),浦 信吾(ロジックリサーチ),土屋 忠明(ロジックリサーチ)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eSeijiro Moriyama(Anagix Corporation),Shingo Ura(Logic Research Co., Ltd.),Tadaaki Tuchiya(Logic Research Co., Ltd.)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003eアナログ|ＬＳＩ|ＩＰ|ポーティング|最適設計|オープンソースシリコン|Analog|LSI|IP|porting|design optimization|Open Source Silicon\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e著者等は、公開された書籍のLSI回路を手本とすればアナログIP開発が容易になると考え、NDA不要のOpenRule1um PDKでオープンソースシリコンを開発し、他のプロセスへのポーティングを行ってみた。PDK開発に共通のOpenPDK方式を適用することにより、性能を無視したポーティングは可能である。しかし、回路の最適化には深い知識が必要であり、公開された書籍の記述だけからそれらを読み取ることは容易でない。また、ゲート長は同レベルでも、特異なプロセスへのレイアウトポーティングはコツがある。この発表では、これらのポーティングの問題を掘り下げる。また、アナログ回路設計では、回路図が必須であるが、ツールが異なると、手本の流用が難しい。回路図変換を備えポーティングを考慮した、アナログIP開発環境について紹介する。この分野での活動を例に、国際協働についても提言する。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(英語): \u003c\/strong\u003eThe authors believe that analog IP development will be easier if the LSI circuits in free published books are used as samples. We have developed open source silicon wafers using the NDA-free OpenRule1um PDK and ported them to other processes. By applying the common OpenPDK method to PDK development, porting is possible if performances can be ignored. However, circuit optimization requires deep knowledge, and it is not easy to read them only from the descriptions in published books. Also, even if the gate length is at the same level, layout porting to a unique process requires skill. In this presentation, we will delve into these porting issues. Also, while circuit diagrams are essential for analog circuit design, it is difficult to reuse samples when the tools are different. We will introduce an analog IP development environment that includes circuit diagram conversion and takes porting into consideration. We also make recommendations for international collaboration based on our experience in this field._x000D_\n\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e本誌: \u003c\/strong\u003e\u003ca href=\"\/products\/ieej-20240723c00401\"\u003e2024年7月26日電子回路研究会\u003c\/a\u003e\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e本誌掲載ページ: \u003c\/strong\u003e25-30 p\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e4,049 Kバイト\u003c\/p\u003e","brand":"IEEJ-P10","offers":[{"title":"冊子印刷（一般価格660円\/会員価格440円） \/ A4 \/ 6","offer_id":46352588472559,"sku":"IEEJ-20240723C00401-006-PRT","price":660.0,"currency_code":"JPY","in_stock":true},{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 6","offer_id":46355755172079,"sku":"IEEJ-20240723C00401-006-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-KENKYUKAI_793eac34-5fa1-40f9-bc6f-6caf0f96564c.png?v=1743253172","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-20240723c00401-006","provider":"電気学会 電子図書館","version":"1.0","type":"link"}