{"product_id":"ieej-20240909d00902-003","title":"高位合成によるLogic Locking 手法の検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eIIS24062\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【D】産業応用部門 次世代産業システム研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2024\/09\/09\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eLogic Locking Technique based on High-level Synthesis: A Preliminary Study\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e板東 伸彦(豊橋技術科学大学),市川 周一(豊橋技術科学大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eNobuhiko Bando(Toyohashi University of Technology),Shuichi Ichikawa(Toyohashi University of Technology)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e高位合成|ＩＰ|ＣＨＳｔｏｎｅベンチマーク|リバースエンジニアリング|High Level Synthesis (HLS)|IP|CHStone benchmark|reverse engineering\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eLSI 設計におけるIP (Intellectual Property) とは再利用可能な論理回路をさし，IPの保護は権利者にとって重要な課題である．Logic LockingはIP 保護技術のひとつであり，回路に鍵を導入して正しい鍵値が与えられたとき正しく動作するようにする技術である．本研究では，高位合成でLogic Lockingの一種(SFLL-HD)を実装し，出力信号の破損率を定量的に検証した．\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(英語): \u003c\/strong\u003eIn the area of LSI design, an IP (Intellectual Property) stands for a reusable unit of logic, cell, or integrated circuit. Several_x000D_\ntechniques have been studied to protect the IP from analysis and plagiarism. Logic locking integrates a key to logic circuit, which_x000D_\ncorrectly functions if a correct key value is given. Takeda (2020) implemented SFLL-HD, a variant of Logic Locking, by using_x000D_\nHLS (High-Level Synthesis), while the error ratios were far from the expectation. This study examines the different points for the_x000D_\nlocking targets, and presents the error ratios with wider area of applications.\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e本誌: \u003c\/strong\u003e\u003ca href=\"\/products\/ieej-20240909d00902\"\u003e2024年9月12日-2024年9月13日次世代産業システム研究会-2\u003c\/a\u003e\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e本誌掲載ページ: \u003c\/strong\u003e9-14 p\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e1,236 Kバイト\u003c\/p\u003e","brand":"IEEJ-P10","offers":[{"title":"冊子印刷（一般価格660円\/会員価格440円） \/ A4 \/ 6","offer_id":46352598204655,"sku":"IEEJ-20240909D00902-003-PRT","price":660.0,"currency_code":"JPY","in_stock":true},{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 6","offer_id":46355769458927,"sku":"IEEJ-20240909D00902-003-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-KENKYUKAI_70d714f8-826a-4654-8a38-4a6525e8a28a.png?v=1743253688","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-20240909d00902-003","provider":"電気学会 電子図書館","version":"1.0","type":"link"}