{"product_id":"ieej-ct11tc04005","title":"信号圧縮処理のハードウェア実装","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e部門大会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eTC4-5\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】平成23年電気学会電子・情報・システム部門大会講演論文集\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2011\/09\/07\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eAn Implementation of Compression process for Hardware by FPGA\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e木村 誠聡(神奈川工科大学),松尾 実苗(神奈川工科大学),片山 卓也(神奈川工科大学),川崎 大地(神奈川工科大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eTomoaki Kimura(Kanagawa Institute of Technology),Minae Matsuo(Kanagawa Institute of Technology),Takuya Katayama(Kanagawa Institute of Technology),Daichi Kawasaki(Kanagawa Institute of Technology)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e圧縮|HDL|ハードウェアハードウェア|Compression|HDL|Hardware\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e本稿では信号処理で使われる圧縮処理についてのハードウェア実装について述べる．画像の高解像度化やリアルタイムで収集されるデータなどにより扱われる情報量は年々大きくなりつつあるため，これらの情報を圧縮した後に保存，通信などの処理が行われる．一般的に圧縮処理はコンピュータのCPUを用いて圧縮処理されるが，扱う情報量が膨大になりつつある今，コンピュータのCPUによる処理では能力に限界が生じている．本稿ではこれらの画像やデータなどの情報をリアルタイムで圧縮するハードウェア回路について開発を行ったので，報告をする．\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e4,925 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格440円\/会員価格220円） \/ A4 \/ 5","offer_id":46406441074927,"sku":"IEEJ-CT11TC04005-PDF","price":440.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_b1ee1d4d-56dc-45bf-9f0f-9cd66faf9148.png?v=1745138579","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ct11tc04005","provider":"電気学会 電子図書館","version":"1.0","type":"link"}