{"product_id":"ieej-ect07040","title":"TDCを用いたPLLの検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT07040\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門　電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2007\/06\/28\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003ePLL with TDC\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e増田 大樹(法政大学),山中 洋介(法政大学),安田 彰(法政大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eMasuda Daiju(Hosei University),Yamanaka Yosuke(Hosei University),Yasuda Akira(Hosei University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e位相同期回路|時間ーディジタル変換器|ジッタ|バーニア遅延ライン|Phase Locked Loop|Time-to-Digital Converter|jitter|Vernier Delay Line\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e423 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 8","offer_id":46361922830575,"sku":"IEEJ-ECT07040-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_c5dfb24a-6038-47e0-8f59-380f8928f478.png?v=1743616174","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ect07040","provider":"電気学会 電子図書館","version":"1.0","type":"link"}