{"product_id":"ieej-ect09109","title":"階層型時系列パターン識別モデル実現のためのパルス形ハードウェアニューロン回路に対する検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT09109\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子･情報･システム部門　電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2009\/11\/12\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eA Study on the Pulse-Type Hardware Neuron Circuit for a Hierarchical Type Temporal Pattern Discrimination Model\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e陳鋭 (日本大学),関根 好文(日本大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eRui Chen(Nihon University),Yoshifumi Sekine(Nihon University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003eパルス形ハードウェアニューロンモデル|時系列パターン|シナプス結合|階層型モデル|識別モデル|pulse-type hardware neuron model|temporal pattern|synaptic wait|hierarchical model|discrimination model\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e620 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 9","offer_id":46362266403055,"sku":"IEEJ-ECT09109-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_02b8af33-fc08-4f3e-99fe-fa6105950fe1.png?v=1743623726","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ect09109","provider":"電気学会 電子図書館","version":"1.0","type":"link"}