{"product_id":"ieej-ect11024","title":"ゲーテッドリングオシレータを用いたTDC回路の検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT11024\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2011\/01\/28\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eA study of Time to Digital Converter with Gated Ring Oscillator\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e渡辺 菜津美(青山学院大学大学院),井岡 惠理(青山学院大学),松谷 康之(青山学院大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eWatanabe Natsumi(Graduate school of Aoyama Gakuin Universitiy),Ioka Eri( Aoyama Gakuin Universitiy),Matsuya Yasuyuki(Aoyama Gakuin Universitiy)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003eＴＤＣ|ゲーテッドリング発振回路\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eLSIプロセスの微細化・低電圧化に伴いアナログ要素回路のデジタル化が進んでいる。PLLに対しても位相比較器(PD)やチャージポンプ(CP)等のアナログ回路のデジタル化が要望されている。本研究ではPLLのPDをゲーテッドリング発振回路を用いたTDC（Time to Digital Converter）により構成した。これにより回路を小型化した。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e882 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 4","offer_id":46362588971247,"sku":"IEEJ-ECT11024-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_82698530-3b0f-45a4-b38e-9d0fd9c80889.png?v=1743631381","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ect11024","provider":"電気学会 電子図書館","version":"1.0","type":"link"}