{"product_id":"ieej-ect13014","title":"再帰型PWMDAC回路の検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT13014\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2013\/01\/25\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eA study of the recursive PWMDAC\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e芝端 成元(青山学院大学),井岡 恵理(青山学院大学),松谷 康之(青山学院大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eShibahata Shigeharu(Graduate School of Science and Engineering,Aoyama Gakuin University),Ioka Eri(Aoyama Gakuin University),Matsuya Yasuyuki(Graduate School of Science and Engineering,Aoyama Gakuin University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eΔΣ型D\/A変換回路の出力用DACとして用いられているPWMDACは分解能を上げるとオーバーサンプリング率が下がる。そこでPWMDACに可変遅延素子を用いることでオーバーサンプリング率を下げずに分解能を上げる構成が提案されている。しかしこの構成では可変遅延素子の素子誤差による影響を補正する必要がある。本発表では可変遅延素子を再帰動作させることで素子誤差による影響を無くし、さらに回路規模を小さくする構成を提案する。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e1,097 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 4","offer_id":46362736394479,"sku":"IEEJ-ECT13014-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_cfd02484-92b2-49ca-a52b-1683bf2fb5db.png?v=1743637715","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ect13014","provider":"電気学会 電子図書館","version":"1.0","type":"link"}