{"product_id":"ieej-ect15048","title":"90nm NMOSFETにおける，経時・温度劣化特性シミュレーション用HCIゲートリーク電流モデルの研究","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eECT15048\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子回路研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2015\/07\/02\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eA Study on HCI Gate Leakage Current Model used for Time and Temperature Degradation Characteristics in 90nm n-MOSFETs\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e築地 伸和(群馬大学),青木 均(群馬大学),香積 正基(群馬大学),戸塚 拓也(群馬大学),東野 将史(群馬大学),小林 春夫(群馬大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eNobukazu Tsukiji(Gunma University),Hitoshi Aoki(Gunma University),Masaki Kazumi(Gunma University),Takuya Totsuka(Gunma University),Masashi Higashino(Gunma University),Haruo Kobayashi(Gunma University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e信頼性解析|経時劣化|経時劣化モデル|デバイスモデリング|Reliability Analysis|Time Degradation|Aging Model|Device Modeling\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e本論文では，nチャネルMOSFET（n-MOSFET）の経時・温度劣化特性シミュレーション用Hot Carrier Injection (HCI)ゲートリーク電流モデルを提案する．多くの既存HCI劣化モデルは基板電流を劣化式に用いるため，基板端子を使用しない回路上での，n-MOSFET劣化シミュレーションに適していない．提案モデルではゲートからHCIによる電流を抽出するため，このようなn-MOSFETでも使用可能となる．本提案HCIゲートリーク電流モデルは， SPICE3上のBSIM4モデルに搭載した．本モデルのSPICEシミュレーションをゲート電流の測定値と比較した結果，BSIM4標準モデルより高精度に合致した．\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(英語): \u003c\/strong\u003eIn this paper, we propose a Hot Carrier Injection (HCI) gate leakage current model used for Time and Temperature Degradation Characteristics in 90nm n-channel MOSFETs (n-MOSFETs). As far as we investigated, existing papers and reports regarding on HCI degradation model equations are based on the substrate current induced by the impact ionization effect. These degradation models cannot be applied for any circuit simulations without using the substrate terminal of n-MOSFETs. Since the proposed model and extraction method estimate the HCI current from the gate terminal, substrate terminals of n-MOSFETs are not necessary for simulating degradations in any circuit.\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e972 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 4","offer_id":46362863763695,"sku":"IEEJ-ECT15048-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_5856d085-323d-43f0-b636-a3fa562f6280.png?v=1743642146","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-ect15048","provider":"電気学会 電子図書館","version":"1.0","type":"link"}