{"product_id":"ieej-edd10042","title":"分極電荷中和構造を用いた高い閾値制御性を有するAlGaN\/GaN HFET","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eEDD10042\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子デバイス研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2010\/03\/26\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eA Normally-off GaN FET with High Threshold Voltage Uniformity Using a Novel Piezo Neutralization Technique\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e大田 一樹(NEC),遠藤 一臣(NEC),岡本 康宏(NEC),安藤 裕二(NEC),宮本 広信(NEC),嶋脇 秀徳(NEC)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eOta Kazuki(NEC Corporation),Endo Kazuomi(NEC Corporation),Okamoto Yasuhiro(NEC Corporation),Ando Yuji(NEC Corporation),Miyamoto Hironobu(NEC Corporation),Shimawaki Hidenori(NEC Corporation)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e窒化ガリウム|電界効果トランジスタ|エンハンスメントモード|ノーマリオフ|均一性|リセス|GaN|FET|E-mode|normally-off|uniformity|recessed gate\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eパワーエレクトロニクス応用に向け、閾値制御性に優れたノーマリオフ動作リセスゲートAlGaN\/GaN HFET を開発した。本研究では、リセスゲートHFET において高い閾値制御性・面内均一性と低いオン抵抗を両立するため、新たに分極電荷中和構造を提案する。この分極電荷中和構造では、ゲートリセス底面が形成される分極電荷中和層の機能として、ゲート電極下で各層が発生する正・負の分極電荷が完全に相殺される。この結果、閾値電圧はゲート-チャネル間距離に依存しなくなり、閾値制御性が向上する。分極電荷中和構造を適用してシリコン基板上に作製したAlGaN\/GaN HFETは、ノーマリオフ動作(Vth = +0.52V)を示すとともに、良好な閾値電圧の面内均一性(σVth = 18mV)を示した。さらに、作製したMISゲートHFETにおいて、低いオン抵抗(RonA = 500mΩmm2)と高い耐圧(VB = 1260V)を達成した。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(英語): \u003c\/strong\u003eIn this paper, we successfully demonstrate a recessed gate normally-off AlGaN\/GaN HFET on a silicon substrate with high threshold voltage (Vth) uniformity and low on-resistance. In order to realize high Vth uniformity, a novel Vth control technique is proposed, which we call \"piezo neutralization technique\". This technique includes a piezo neutralization (PNT) layer formed at the bottom of the gate recess. Since the PNT layer neutralizes the polarization charges under the gate, the Vth comes to be independent of the gate-to-channel span. The fabricated normally-off GaN FET with PNT structure exhibits an excellent Vth uniformity (σVth=18 mV) and a state-of-the-art combination　of the specific on-resistance (RonA=500mΩmm2) and the breakdown voltage (VB=1260V). The normally-off GaN FETs wtih PNT structure show great promise as power devices.\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e564 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 6","offer_id":46362427654383,"sku":"IEEJ-EDD10042-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_e20e26a5-8112-4af8-b865-a975c7a151dd.png?v=1743627626","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-edd10042","provider":"電気学会 電子図書館","version":"1.0","type":"link"}