{"product_id":"ieej-edd14047","title":"Si基板上に作製したGaN-HEMTカスコードデバイスの動特性解析","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eEDD14047\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【C】電子・情報・システム部門 電子デバイス研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2014\/03\/14\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eDynamic Analysis of GaN-HEMT in Cascode on Si substrate\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e廣瀬 達哉(富士通研究所),今井 三貴(富士通研究所),今田 忠紘(富士通研究所),常信 和清(富士通研究所),渡部 慶二(富士通研究所),荻野 力(トランスフォーム・ジャパン),宮崎 靖守(トランスフォーム・ジャパン),庄野 健(トランスフォーム・ジャパン),細田 勉(トランスフォーム・ジャパン),浅井 祥守(トランスフォーム・ジャパン)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eTatsuya Hirose(FUJITSU LABORATORIES LTD.),Miki Imai(FUJITSU LABORATORIES LTD.),Tadahiro Imada(FUJITSU LABORATORIES LTD.),Kazukiyo Joshin(FUJITSU LABORATORIES LTD.),Keiji Watanabe(FUJITSU LABORATORIES LTD.),Tsutomu Ogino(Transphorm Japan, Inc.),Yasumori Miyazaki(Transphorm Japan, Inc.),Ken Shono(Transphorm Japan, Inc.),Tsutomu Hosoda(Transphorm Japan, Inc.),Yoshimori Asai(Transphorm Japan, Inc.)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e損失|解析|動的|力率改善|dynamic characteristics |GaN-HEMT|tr\/tf|Cascode|Si Substrate|Switching\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eGaN-HEMTを高電圧でスイッチング動作させた時の動的な特性と電力ロスの解析について報告する。ノーマリーオンと、Si-MOSFETとのカスコード接続デバイスの2種類について実験を行った。このGaN-HEMTは6インチのSi基板上に作製し、600Vの耐圧を有している。損失の見積もりは、抵抗負荷を用いたスイッチング波形とPFCを様々な条件下で動作させて得られた効率曲線を解析することで行った。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(英語): \u003c\/strong\u003eThis paper describes dynamic characteristics and power loss analysis of high-voltage GaN-HEMT transistors. Two types of GaN-HEMTs were prepared for the analysis, normally-on GaN-HEMT and GaN-HEMT in cascode with Si-MOSFET. The GaN-HEMT having 600 V breakdown voltages was fabricated on 6-inch size Si substrate. In addition to the evaluation of basic switching characteristics such as tr\/tf estimation, a power factor correction circuit (PFC) was also employed to evaluate switching loss of transistors. An analytical estimation of losses was performed with switching wave forms of resistive load and PFC measurements driven with various switching.\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e1,261 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 6","offer_id":46362827751663,"sku":"IEEJ-EDD14047-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_4dad7158-48c1-496a-9053-f5499229d25b.png?v=1743640723","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-edd14047","provider":"電気学会 電子図書館","version":"1.0","type":"link"}