{"product_id":"ieej-iis10011","title":"非同期システムの制御回路のVHDLライブラリ合成","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e研究会(論文単位)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003eIIS10011\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【D】産業応用部門 次世代産業システム研究会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2010\/03\/12\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eSynthesis of VHDL Library for Asynchronous System Controller Circuits\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e宮城 武志(琉球大学),長田 康敬(琉球大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eNiyagi Takeshi(University of the Ryukyus),Nagata Yasunori(University of the Ryukyus)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003eQuasi-Delay-Insensitive形の非同期システムをFPGAにVHDLで自動合成が可能となるライブラリを合成する．今回は２線論理回路用ライブラリに引き続き，非同期制御回路用ライブラリを構築した．\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e3,918 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格330円\/会員価格220円） \/ A4 \/ 4","offer_id":46362406945007,"sku":"IEEJ-IIS10011-PDF","price":330.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_2f95e6a8-874e-4cf4-bb70-c1a5ff9ff89e.png?v=1743626875","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-iis10011","provider":"電気学会 電子図書館","version":"1.0","type":"link"}