{"product_id":"ieej-zt173037","title":"ブロックLU分解ハードウェアの設計","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e全国大会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003e3-037\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【全国大会】平成29年電気学会全国大会論文集\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2017\/03\/05\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eDesign of Block LU Factorization Hardware\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e大竹 隼己(東京都市大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eHayaki Otake(Tokyo City University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003eLU分解|FPGA\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e大規模な線型方程式はあらゆる分野で扱われている。また、近年取り扱われる行列のサイズが増大したことによる計算時間の増加が懸念されており、高速化を目指す研究が日々行われている。大規模な線型方程式に適した解法の一つとしてブロックLU分解が存在する。本研究ではブロックLU分解の計算行程の一部の計算時間の縮小の為、メモリアクセスやバースト転送に考慮した設計を施しFPGAに実装することで高速化を図る。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e721 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格440円\/会員価格220円） \/ A4 \/ 2","offer_id":46401241186543,"sku":"IEEJ-ZT173037-PDF","price":440.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_c7b394a0-1cf7-4812-92b6-8307f1ba5269.png?v=1744938106","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-zt173037","provider":"電気学会 電子図書館","version":"1.0","type":"link"}