{"product_id":"ieej-zt193076","title":"密結合マルチコアプロセッサ組込みシステムにおける公平な相互排除方式の検討","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e全国大会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003e3-076\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【全国大会】平成31年電気学会全国大会論文集\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2019\/03\/01\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eFair mutual exclusion method for tightly coupled multicore processor embedded systems\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e南角 茂樹(大阪電気通信大学),藤本 堅太(大阪電気通信大学),藪田 優平(大阪電気通信大学)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eShigeki Nankaku(Osaka Electro-Communication University),Kenta Fujimoto(Osaka Electro-Communication University),Yuuhei Yabuta(Osaka Electro-Communication University)\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eキーワード: \u003c\/strong\u003e密結合マルチコアプロセッサ,相互排除,スピンロック,TAS命令,CAS命令\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e近年組込みシステムにおいても，性能向上および省エネルギーの観点から，マルチコアプロセッサ，特に同じコアを複数配置した共有メモリ型のSMP(Symmetric Multi Processors)の採用が増加している。そしてコア間の相互排除方式として，アルゴリズムの大幅な変更が不要，オーバーヘッドが少ないなどの理由により，組込みシステムにおいてはスピンロックが主流である。しかしながらスピンロックには各コアのロック獲得機会の公平性やリアルタイム性が保証されないなどの課題がある。そこで，本稿では密結合マルチコアプロセッサ組込みシステムを対象とした，公平性やリアルタイム性が保証できる，相互排除方式に関する提案を行う。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e416 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格440円\/会員価格220円） \/ A4 \/ 2","offer_id":46401734607087,"sku":"IEEJ-ZT193076-PDF","price":440.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_116f81f5-4c2a-4fab-9762-1f2aa9a86729.png?v=1744953191","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-zt193076","provider":"電気学会 電子図書館","version":"1.0","type":"link"}