{"product_id":"ieej-zt20223-021","title":"プロセッサとハードウェアアクセラレータを使用した組み込み画像処理システムの構築評価","description":"\u003cp\u003e\u003cstrong\u003eカテゴリ: \u003c\/strong\u003e全国大会\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e論文No: \u003c\/strong\u003e3-021\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eグループ名: \u003c\/strong\u003e【全国大会】令和4年電気学会全国大会論文集\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e発行日: \u003c\/strong\u003e2022\/03\/01\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003eタイトル(英語): \u003c\/strong\u003eEvaluation of building an embedded image processing system using an processor and hardware accelerator\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名: \u003c\/strong\u003e遠藤那生（東京電機大学）\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e著者名(英語): \u003c\/strong\u003eNao Endo\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e要約(日本語): \u003c\/strong\u003e画像処理用組込みシステムを低コストかつ高性能に実現するためのアプローチとして，FPGAに実装されたソフトコアまたはハードコアプロセッサ上で動作するソフトウェアと協調するハードウェアアクセラレータによるシステムの実装を検討した。比較的安価なFPGAの回路規模で実装可能なアクセラレータの併用で構築された画像処理システムが実用レベルかどうか調査することを目的とする。 実用レベルであるかは，同価格帯のSoCの比較した際の性能比較により行う。評価項目として開発コスト，プロセッサ性能，拡張性，回路規模から決定される最終的なコストなどによって判断する。\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e本誌掲載ページ: \u003c\/strong\u003e31-33 p\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003e原稿種別: \u003c\/strong\u003e日本語\u003c\/p\u003e\u003cp\u003e\u003cstrong\u003ePDFファイルサイズ: \u003c\/strong\u003e410 Kバイト\u003c\/p\u003e","brand":"IEEJ-PDF","offers":[{"title":"PDFダウンロード（一般価格440円\/会員価格220円） \/ A4 \/ 2","offer_id":46402016968943,"sku":"IEEJ-ZT20223-021-PDF","price":440.0,"currency_code":"JPY","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0718\/9512\/2159\/files\/IEEJ-PDF_8794896d-7040-49fe-8cec-5f0d428f6284.png?v=1744968847","url":"https:\/\/ieej.bookpark.ne.jp\/products\/ieej-zt20223-021","provider":"電気学会 電子図書館","version":"1.0","type":"link"}