負性抵抗特性制御回路を用いたパルス形カオスニューロンモデルのIC実装

カテゴリ: 研究会(論文単位)

論文No: ECT21027

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2021/06/21

タイトル(英語): IC Implementation of Pulse-Type Hardware Chaotic Neuron Model Using Negative Resistance Control Circuit

著者名: 佐々木 芳樹(日本大学理工学部),佐伯 勝敏(日本大学理工学部)

著者名(英語): yoshiki sasaki(College of Science and Technology, Nihon University),katsutoshi saeki(College of Science and Technology, Nihon University)

キーワード: 集積回路|ＶＬＳＩ|ＣＭＯＳ|パルス形ハードウェアニューロンモデル|Λ形負性抵抗|多安定回路|Integrated circuit|VLSI|CMOS|Plusle-type hardware neuron model|Λ-shaped negative resitance|Multi-stable circuits

要約(日本語): 近年，脳型情報処理システム構築のため，生体ニューロンが持つ優れた情報処理能力の工学的応用を目指した研究が行なわれている．先に我々は，パルス形カオスニューロンモデルの課題であった，励振状態の制御や，外部刺激として用いることが可能な電流の上限，不応期中の外部刺激に対する出力波形を整形構成について提案した．本稿では，提案した回路についてICチップの測定を行ったので報告する．

要約(英語): In recent years, a number of studies of neural networks have been conducted with the purpose of applying engineering to the brain. Previously, we proposed a circuit configuration that can solve the problems of the pulse-type hardware chaotic neuron model, such as the control of the excitation state, the upper limit of the current that can be used as an external stimulus, and shaping of the output waveform to the external stimulus during the refractory period. In this paper, it is reported that measured characteristics of the IC chip of the proposed circuits.

本誌: 2021年6月24日電子回路研究会

本誌掲載ページ: 13-18 p

原稿種別: 日本語

PDFファイルサイズ: 2,188 Kバイト