0-1-1 MASH ΔΣADCにおける要素回路の非理想特性によるSNR劣化の検討

カテゴリ: 研究会(論文単位)

論文No: ECT21057

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2021/11/05

タイトル(英語): A study of the SNR degradation of 0-1-1 MASH delta-sigma ADC due to the non-ideal characteristic of element circuit

著者名: 加藤 駿(青山学院大学),稲垣 雄志(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Shun Kato(Aoyama Gakuin University Graduate School of Science and Engineering),Yuji Inagaki(Aoyama Gakuin University),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: ΔΣＡＤＣ|ＰＷＭ　ＤＡＣ|０－１－１　ＭＡＳＨ　ΔΣＡＤＣ|Delta-Sigma ADC|PWM DAC| 0-1-1 MASH delta-sigma ADC

要約(日本語): 低電圧動作に適し、高いSNRが得られる0-1-1 MASHΔΣADCを報告した。しかし、素子偏差や積分器アンプ利得によるSNRの劣化特性は解析されていない。本報告では帰還DACにRストリング DACを用いた場合とPWM DACを用いた場合の抵抗素子偏差によるSNRの劣化特性を比較する。さらに、積分器用アンプの直流利得によるSNRの劣化を検討し1 V程度の電源電圧での実現性を検討した。

要約(英語): The 0-1-1 MASH delta-sigma ADC is suitable for lowing supply voltage and realizing high SNR. However, This ADC causes SNR degradation by element value deviation and DC gain of amplifiers. In this study, we discuss the SNR degradation by element value deviation in R-string DAC and PWM DAC using for the feedback DAC. In addition, we show the feasibility to lower the supply voltage of the 0-1-1 MASH circuit to 1 V by the transistor level circuit simulation.

本誌: 2021年11月8日-2021年11月9日電子回路研究会

本誌掲載ページ: 81-85 p

原稿種別: 日本語

PDFファイルサイズ: 894 Kバイト