FIR-DACを使った連続時間型ΔΣ変調器における回路熱雑音を考慮したクロックジッタ感度の最適化

カテゴリ: 研究会(論文単位)

論文No: ECT21058

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2021/11/05

タイトル(英語): Optimization of Clock Jitter Sensitivity for Continuous-Time Delta-Sigma Modulators Using FIR-DACs Considering the Thermal Noise of the Circuit

著者名: 増田 竜成(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Ryusei Masuda(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: ΔΣ変調器|連続時間|クロックジッタ|熱雑音|ＦＩＲ－ＤＡＣ|delta sigma modulator|continuous time|clock jitter|thermal noise|FIR-DAC

要約(日本語): シングルビット量子化器を使った連続時間型ΔΣ変調器のデメリットとして、クロックジッタと呼ばれるサンプリングのタイミング誤差に対する感度が高い事が挙げられる。離散時間型とは異なり連続時間型のΔΣ変調器では、クロックジッタによる雑音が入力信号へフィードバックされるため、SNR (Signal to Noise Ratio) が下がる。従来フィードバックパスのDAC (Digital to Analog Converter) にFIR (Finite Impulse Response) フィルタを用いるFIR-

要約(英語): One of the disadvantages of a continuous-time delta-sigma (CTΔΣ) modulator using a single-bit quantizer is its high sensitivity to sampling timing errors, called clock jitter. Signal-to-noise-ratio (SNR) of the CTΔΣ is decreased by the clock jitter because noise by the clock jitter is added to input signal. Recently, a method to reduce the clock jitter sensitivity is proposed. This method applied finite-impulse-response (FIR) filter to feedback path in digital-to-analog converter (DAC) and reduced step size of the feedback waveform. However, because the effect of thermal noise generated by the integrator in the first stage in the ΔΣ modulator is dominant and it is difficult to reduce the thermal noise in terms of power consumption, it is better to keep the clock jitter noise to the same level of the thermal noise. In this study, from MATLAB/Simulink simulations of the CTΔΣ modulator including the effects of the clock jitter and the thermal noise, optimal number of taps for FIR-DAC is analyzed.

本誌: 2021年11月8日-2021年11月9日電子回路研究会

本誌掲載ページ: 87-92 p

原稿種別: 日本語

PDFファイルサイズ: 2,660 Kバイト