パルス形カオスニューロンモデルのバイアス回路に起因する出力波形変化に対する一検討

カテゴリ: 研究会(論文単位)

論文No: ECT21065

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2021/12/20

タイトル(英語): A Study on Shift of Output Waveform by Bias Circuit in Pulse-Type Hardware Chaotic Neuron Model

著者名: 佐々木 芳樹(日本大学),佐伯 勝敏(日本大学)

著者名(英語): Yoshiki Sasaki(Nihon University),Katsutoshi Saeki(Nihon University)

キーワード: 集積回路|ＶＬＳＩ|ＣＭＯＳ|パルス形ハードウェアニューロンモデル|Λ形負性抵抗素子|カオス|Integrated circuit|VLSI|CMOS|Pulse-type hardware neuron model|Λ-Shaped Negative Resistance Device|Chaos

要約(日本語): 近年，生体ニューロンが持つ優れた情報処理能力の工学的応用を目指した研究が行なわれている．先に我々は，パルス形カオスニューロンモデルのバイアス回路構成を変更することで，出力振幅を補償することが可能であることを明らかにしたが，バイアス回路が波形形状に及ぼす影響については十分に議論していない．本稿では，バイアス回路に使用している静電容量およびその放電部による影響について検討を行ったので報告する．

要約(英語): In recent years, a number of studies have been conducted to apply the superior information processing ability of biological neurons to engineering applications. Previously, we have shown that it is possible to compensation output amplitude of pulse type hardware chaotic neuron model by changing the bias circuit construction. But we haven’t fully discussed the effect of the bias circuit on the waveform. In this paper, we report on the effects of the "capacitance and its discharge" used in the bias circuit.

本誌: 2021年12月23日-2021年12月24日電子回路研究会

本誌掲載ページ: 1-6 p

原稿種別: 日本語

PDFファイルサイズ: 1,280 Kバイト