MASH型ΔΣADCにおけるオペアンプ直流利得の低下による精度劣化に対する補正方法の検討

カテゴリ: 研究会(論文単位)

論文No: ECT21083

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2021/12/20

タイトル(英語): A study of the digital correction of the amplifier gain for a MASH delta-sigma ADC

著者名: 山田 貴裕(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Takahiro Yamada(Aoyama Gakuin University Graduate School of Science and Engineering),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: ΔΣＡＤＣ|ＭＡＳＨ|オペアンプ|高精度化|Delta-Sigma A/D converter|MASH|Operational amplifier|High accuracy

要約(日本語): 低次ΔΣADCを従属接続し安定な高精度A/D変換を実現できるMASH方式が提案されている。MASH型ΔΣADCでは主要要素であるアナログ積分器とデジタル微分器には完全な逆特性が求められる。本研究では積分器と微分器の特性の違いを微分器回路で補正する手法を提案する。本補正法により、1-1MASH型ΔΣADCにおいて直流利得40 dBの増幅器を用いた時のS/N比の劣化を5.26 dBに抑制した。

要約(英語): The MASH structure which realizes stable high-accuracy A/D conversion is proposed. It consists of cascaded connection of low-order Delta-Sigma A/D converters. In MASH structure, perfect inverse characteristics are required for analog integrators and digital differentiators. In this report, we propose the digital compensation method for accuracy degradation in differentiators. It is based on the difference in characteristics between integrators and differentiators. With this method, the degradation of the SNR is suppressed to 5.26 dB when the amplifier DC gain of 40 dB is used in the 1-1 MASH delta-sigma A/D converter.

本誌: 2021年12月23日-2021年12月24日電子回路研究会

本誌掲載ページ: 91-95 p

原稿種別: 日本語

PDFファイルサイズ: 965 Kバイト