超高速強化学習システムにおける選択回路への要求仕様の検討

カテゴリ: 研究会(論文単位)

論文No: ECT22004

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/01/18

タイトル(英語): Requirements for Selection Circuits in Ultrafast photonic Reinforcement Learning Systems

著者名: 海野 悠人(明治大学),関根 かをり(明治大学),和田 和千(明治大学),笠松 章史(情報通信研究機構),原 紳介(情報通信研究機構),董 鋭冰(情報通信研究機構),田野井 聡(情報通信研究機構),成瀬 誠(東京大学)

著者名(英語): Haruto Unno(Meiji University),Kawori Sekine(Meiji University),Kazuyuki Wada(Meiji University),Akifumi Kasamatsu(National Institute of Information and Communications Technology),Shinsuke Hara(National Institute of Information and Communications Technology)

キーワード: 選択回路|ＣＭＯＳ|強化学習|アナログ履歴蓄積回路|selector Circuit|CMOS|Reinforcement Learning|Analog History Storage Circuit

要約(日本語): 超高速光強化学習システムにおけるスロットマシンから出力されるデジタル信号をアナログ信号ととらえ、選択回路の前段の比較器に求められる設計仕様について検討した。0.18μmプロセスを想定し、MOSFETを使用した回路シミュレーションを用いてアナログ的な動作から検討した。選択回路の後段の履歴蓄積回路とMOSFETスイッチの解析から寄生容量、ON抵抗を導出し、求められた時定数を用いて比較器出力の振幅の最小値についての検討を行った。

要約(英語): In order to realize the ultrafast photonic reinforcement learning system, the design conditions for the selector circuit between the comparator and the analog history storage circuit is investigated by SPICE to ensure the circuit performance under 0.18 μm CMOSFET process. The parasitic capacitance and ON resistance of MOSFETs are derived by the circuit analysis and the minimum amplitude required for the comparator output is investigated by using the time constant obtained from the parasitic capacitance and ON resistance.

本誌: 2022年1月21日電子回路研究会

本誌掲載ページ: 19-24 p

原稿種別: 日本語

PDFファイルサイズ: 1,339 Kバイト