電流注入により安定性を向上したパイプライン型アナログ/ディジタル変換器用リングアンプ回路の提案

カテゴリ: 研究会(論文単位)

論文No: ECT22024

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/06/06

タイトル(英語): Ring Amplifier Circuit in Pipelined Analog to Digital Converter to Improve Stability by Current Source

著者名: 平野 涼太(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Ryota Hirano(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: Ａ／Ｄ変換器|パイプライン型|リングアンプ|Analog to Digital Converter|pipelined ADC|Ring amplifier

要約(日本語): 通信システムやIoT(Internet of Things)用途のセンサーやモデムなどで必要となるA/D変換器(ADC)には、低消費電力化が求められる。パイプライン型ADCの消費電力削減として、リングアンプの回路構成が提案されている。リングアンプは位相余裕が負荷容量に依存するため、小さい負荷を駆動する際発振を収束させるためのバイアス方式が課題となっている。本研究では、自己バイアスリングアンプのバイアスを電流注入により拡大し、安定性を向上した回路構成を0.18umプロセスで提案し、LTSpiceのシミュレーションにより1pFの負荷容量で20MHzの変換速度を達成した。

要約(英語): Low power consumption is required for A/D converters (ADCs) needed in communication systems and in sensors and modems for Internet of Things (IoT) applications. A ring amplifier circuit configuration has been proposed to reduce power consumption of pipelined ADCs. Since phase margin of a ring amplifier depends on the load capacitance, a biasing method to converge oscillation when driving a small load has become an issue. In this study, we proposed a circuit configuration in which the bias of the self-biased ring amplifier is expanded by current injection to improve stability in a 0.18um process, and achieved a conversion speed of 20MHz with a 1pF load capacitance by LTSpice simulation.

本誌: 2022年6月9日-2022年6月10日電子回路研究会

本誌掲載ページ: 7-10 p

原稿種別: 日本語

PDFファイルサイズ: 2,761 Kバイト