比較器の判定時間を用いた2bit/cycle ADCの提案

カテゴリ: 研究会(論文単位)

論文No: ECT22025

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/06/06

タイトル(英語): A 2bit/cycle Successive Approximation Register Analog to Digital Converter Using Decision Time of Comparator

著者名: 松本 泰輔(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Taisuke Matsumoto(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: Ａ／Ｄ変換器|逐次比較型|時間領域|比較器|２ｂｉｔ／ｃｙｃｌｅ|Analog to Digital Converter|Successive Approximation Register|time-domain|Comparator

要約(日本語): 近年IoT (Internet of Things) や自動運転など様々な用途で、ADC (Analog to Digital Converter) が用いられている。本研究では、比較器の判定時間が入力の差電圧に依存することを利用し、2bit目を判定時間から決定する2bit/cycle逐次比較ADCを提案する。本手法では必要な容量アレイの数を3個から2個に減らすことができ、回路シミュレーションによりその基本動作を確認した。

要約(英語): In recent years, ADCs (Analog to Digital Converters) are required for various applications such as IoT (Internet of Things) and autonomous driving. In this study, 2bit/cycle SAR (Successive Approximation Register) ADC is proposed that determine the 2nd bit from decision time of comparators which depends on input difference voltage. As a result of circuit simulation, the number of comparators is reduced from three to two. The proposed circuit is operated correctly.

本誌: 2022年6月9日-2022年6月10日電子回路研究会

本誌掲載ページ: 11-15 p

原稿種別: 日本語

PDFファイルサイズ: 421 Kバイト