65-nm CMOSプロセスを用いた局部帰還構成RGC-TIA

カテゴリ: 研究会(論文単位)

論文No: ECT22032

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/06/06

タイトル(英語): Regulated Cascode Transimpedance Amplifier with Local Feedback Loop in 65-nm CMOS Process

著者名: 高橋 康宏(岐阜大学),伊藤 大輔(岐阜大学),中村 誠(岐阜大学),土谷 亮(滋賀県立大学),井上 敏之(滋賀県立大学),岸根 桂路(滋賀県立大学)

著者名(英語): Yasuhiro Takahashi(Gifu University),Daisuke Ito(Gifu University),Makoto Nakamura(Gifu University),Akira Tsuchiya(The University of Shiga Prefecture),Toshiyuki Inoue(The University of Shiga Prefecture),Keiji Kishine(The University of Shiga Prefecture)

キーワード: トランインピーダンスアンプ|光通信|ＲＧＣ|回路トポロジー|低消費電力|Transimpedance amplifier|Optical communication|RGC|Circuit topology|Low power dissipation

要約(日本語): 本論文では，レギュレーテッドカスコード構成(RGC)のトランスインピーダンスアンプ(TIA)を65 nm CMOSプロセスにて設計し、測定したので報告する。提案回路は，RGCの出力段へ局部帰還を有する負帰還回路を付加することで広帯域化を図った。提案回路は，ポストレイアウトシミュレーションの結果より，提案TIAは利得46 dBΩ，-3dB周波数11.4 GHzを有し，15 Gb/sにおいてアイの開口を確認した。

要約(英語): In this paper, we report the design and evaluation of a transimpedance amplifier (TIA) based on a regulated cascode configuration (RGC) using a 65-nm CMOS process. The proposed RGC-TIA circuit has a wider bandwidth by adding a local feedback negative feedback circuit at the terminal of the RGC output stage. From the post-layout simulation results, the proposed TIA has a gain of 46 dBOhm, a -3 dB frequency of 11.4 GHz. A 15 Gb/s eye diagram was obtained from the fabricated chip measurement.

本誌: 2022年6月9日-2022年6月10日電子回路研究会

本誌掲載ページ: 51-55 p

原稿種別: 日本語

PDFファイルサイズ: 1,139 Kバイト