ΔΣADCに用いる周波数デジタル変換器の低面積化

カテゴリ: 研究会(論文単位)

論文No: ECT22046

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/09/26

タイトル(英語): Smaller area of frequency-to-digital converter used in Delta-Sigma ADC

著者名: 京嶋 拓人(明治大学),関根 かをり(明治大学)

著者名(英語): Takuto Kyojima(Meijji University),Kawori Sekine(Meijji University)

キーワード: 周波数デジタル変換器|アナログ回路|デジタル回路|ΔΣＡＤＣ|ＤＦＦ|低面積化|Frequency to digital converter|Analog circuit|Digital circuit|ΔΣADC|DFF|Miniaturization of area

要約(日本語): 低面積・高速化の為に、発振回路を用いたΔΣADCがある。本研究ではΔΣADCの小型化に注目し、発振回路からの周波数をデジタル信号に変換するFDCの低面積化を提案する。_x000D_ 入力周波数より十分高いオーバーサンプリングによって、FDCを構成するインバータに生じる遅延を利用し、DFFを簡略化する。また、CMOSインバータの形状比を適切に選択する事により、FDCのSNRを劣化させずに、回路の低面積化を行えることをシミュレーションで確認した。_x000D_

要約(英語): For small area and high speed, there is a ΔΣADC that uses an oscillation circuit. we focused on the miniaturization of ΔΣADC. We propose a small area FDC that converts the frequency from the oscillator circuit to a digital signal. Utilize the delay created in the inverters that make up the FDC due to oversampling that is sufficiently higher than the input frequency, which simplifies the DFF. In addition, simulations confirmed that by appropriately selecting the shape ratio of the CMOS inverter, it is possible to reduce the area of the circuit without degrading the SNR of the FDC.

本誌: 2022年9月29日-2022年9月30日電子回路研究会

本誌掲載ページ: 7-12 p

原稿種別: 日本語

PDFファイルサイズ: 871 Kバイト