真理値表を満たす論理回路トポロジー合成手法の高速化

カテゴリ: 研究会(論文単位)

論文No: ECT22047

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2022/09/26

タイトル(英語): Speeding Up Logic Circuit Topology Synthesis Systems that Satisfy Truth Table

著者名: 佐藤 滉也(群馬大学),髙井 伸和(京都工芸繊維大学)

著者名(英語): Koya Sato(Gunma University),Nobukazu Takai(Kyoto Institute of Technology)

キーワード: 遺伝的アルゴリズム|デジタル回路|論理回路|Genetic Algorithm|Digital Circuit|Logic Circuit

要約(日本語): 近年、”スケーリング則”からMOSFETの微細化が進められて来たが、物理的限界が近く、更なる半導体デバイスの高集積化へ向けた新たな技術が求められている。本論文では、遺伝的アルゴリズムによる論理回路トポロジー合成システムを提案する。従来手法と比較し、Spiceシミュレーションを用いた適応度の算出によりMOSモデルを考慮し設計を行うことを可能とした。また、個体の選別等によるプログラムの高速化を行った。

要約(英語): In this paper, we propose a logic circuit topology synthesis system based on genetic algorithm (GA). The proposed system uses fitness calculation based on SPICE simulation and individual sorting. As a result, we achieved synthesis using the MOS model and reduced run time.

本誌: 2022年9月29日-2022年9月30日電子回路研究会

本誌掲載ページ: 13-17 p

原稿種別: 日本語

PDFファイルサイズ: 574 Kバイト