混載型デュアルゲート時空制御HiGT(i-TASC)の検討

カテゴリ: 研究会(論文単位)

論文No: EDD22064,SPC22204

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2022/11/28

タイトル(英語): Integrated Time and Space Carrier Controllable HiGT (i-TASC) with Widely Designable Backside Technology

著者名: 鈴木 弘(日立製作所),三好 智之(日立製作所),森塚 翼(日立製作所),古川 智康(日立製作所)

著者名(英語): Hiroshi Suzuki(Hitachi),Tomoyuki Miyoshi(Hitachi),Tsubasa Moritsuka(Hitachi),Tomoyasu Furukawa(Hitachi)

キーワード: ＩＧＢＴ|デュアルゲート|ＨｉＧＴ|キャリア時空制御|低損失|パワーデバイス|IGBT|Dual-gate|HiGT (High-conductivity IGBT)|Time and Space Carrier Control (TASC)|Low-loss|Power device

要約(日本語): 高伝導領域(Hc)と高速スイッチング領域(Hs)を混載したデュアルゲート時空制御IGBT(i-TASC)を提案し，試作検証した。デュアルゲートと裏面パターニングの適用による蓄積キャリアの制御により，最新の6.5kV定格IGBTに対しターンオフ損失を45%低減した。i-TASCは裏面パターニング部の不純物濃度の制御により，スイッチング周波数に応じてオン電圧とスイッチング損失のバランスをチップサイズを変更することなく最適化できる見込みを得た。

要約(英語): An integrated dual-gate time and space carrier controllable high-conductivity IGBT (i-TASC) that consists of a high-conductivity HC region and a high-speed HS region fabricated within one chip is proposed. Due to the stored carrier control by the dual-gate and p+ emitter patterning at backside, a ?45% turn-off loss compared with the leading-edge 6.5-kV IGBTs was demonstrated. The proposed i-TASC has a widely designable backside p-collector layer, that can optimize the collector-emitter saturation voltage (VCEsat) and maximum inverter output current (Imax) in accordance with switching frequency (fc) without changing the chip size.

本誌: 2022年12月1日-2022年12月2日電子デバイス/半導体電力変換合同研究会-2

本誌掲載ページ: 75-79 p

原稿種別: 日本語

PDFファイルサイズ: 1,600 Kバイト