低bit PWM DACのアナログ加算による4次MASH D/A変換回路の検討

カテゴリ: 研究会(論文単位)

論文No: ECT23038

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2023/06/05

タイトル(英語): A study of the 4th order MASH D/A converter using the analog addition of low-bit PWM DACs

著者名: 郷原 佑介(青山学院大学大学院),松谷 康之(青山学院大学大学院)

著者名(英語): Yusuke Gohara(Aoyama Gakuin University Graduate School),Yasuyuki Matsuya(Aoyama Gakuin University Graduate School)

キーワード: ＭＡＳＨ|ＰＷＭ　ＤＡＣ|ΔΣ型Ｄ／Ａ変換回路|MASH|PWM DAC|ΔΣ D/A converter

要約(日本語): 2-2 MASH方式を用いたD/A変換回路は、安定化のための積分係数の調整の必要がなく信号に周波数特性を持たない利点がある。しかし、従来構成では出力が多bit化し、高精度変換可能なPWM DACではDAC動作クロックが高速になる問題があった。本検討ではPWM DACを低bit化し、アナログ加算により動作クロックを低減した。これにより、素子誤差0.5%で100dB以上のSNRが維持できることを示す。

要約(英語): A 2-2 MASH D/A converter doesn’t have the frequency characteristics of the output signal because it is unnecessary to adjust the integration factor for stabilization. However, the conventional configuration has many output bits for PWM DAC. We propose to reduce the operating by using 1.5-bit PWM DACs. We show the proposed D/A converter achieves to over 100 dB of SNR at an element error of 0.5%.

本誌: 2023年6月8日-2023年6月9日電子回路研究会

本誌掲載ページ: 23-27 p

原稿種別: 日本語

PDFファイルサイズ: 587 Kバイト