ゲート磁気結合方式を用いた駆動回路におけるゲート電圧振動抑制方法

カテゴリ: 研究会(論文単位)

論文No: EDD23029,SPC23212

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2023/10/23

タイトル(英語): Gate voltage oscillation suppression methods for gate drive circuits with gate-balancing core

著者名: 神田 大毅(東京工業大学),石井 一輝(東京工業大学),浦壁 隆浩(東京工業大学),萩原 誠(東京工業大学),糸川 祐樹(三菱電機),檜垣 優介(三菱電機)

著者名(英語): Taiki Kanda(Tokyo Institute of Technology),Kazuki Ishii(Tokyo Institute of Technology),Takahiro Urakabe(Tokyo Institute of Technology),Makoto Hagiwara(Tokyo Institute of Technology),Yuki Itogawa(Mitsubishi Electric),Yusuke Higaki(Mitsubishi Electric)

キーワード: ゲート磁気結合方式|素子直列接続|ゲート電圧振動|gate-magnetic-coupling method|series connection of power elements|gate voltage oscillation

要約(日本語): 直列接続されたスイッチング素子では、ゲート信号の伝送タイミングやゲート電圧の差異によって素子間の電圧分担のアンバランスが発生する。この問題を解決する手法として，ゲート信号の伝送ずれを抑制できる磁気結合方式が提案されているが，ゲート電圧振動が発生し電圧分担のアンバランスを拡大させてしまう。本研究では，3.3kV/750ASiC-MOSFET/SiC-SBDスイッチング素子の２直列回路構成に，電圧振動を抑制するための回路を適用し,その効果について示した。

要約(英語): A gate-magnetic-coupling method suppresses gate signal transmission deviation in series connection of power elements, but this method causes gate voltage oscillations and increases the voltage imbalances. In this study, a circuit to suppress the voltage oscillation is applied to a 2-serial circuit configuration of 3.3kV/750ASiC-MOSFET/SiC-SBD switching devices.

本誌: 2023年10月26日-2023年10月27日電子デバイス/半導体電力変換合同研究会-1

本誌掲載ページ: 19-24 p

原稿種別: 日本語

PDFファイルサイズ: 1,605 Kバイト