並列IGBTデバイスの電流均一化のためのゲート遅延制御とミラープラトー効果

カテゴリ: 研究会(論文単位)

論文No: EDD23053,SPC23236

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2023/10/23

タイトル(英語): Gate Delay Control for Current Equalization of Parallel IGBT Devices and Miller Plateau Effect

著者名: とりぱし らびなす(九州工業大学),大村 一郎(九州工業大学)

著者名(英語): RAVI NATH TRIPATHI(Kyushu Institute of Technology),Ichiro Omura(Kyushu Institute of Technology)

キーワード: パワー半導体デバイス|ＩＧＢＴ|並列|ゲート制御|Power semiconductor device|IGBT|Paralleling|Gate control

要約(日本語): パワー半導体デバイスは、大電流を実現するために並列接続される。しかし、並列接続された半導体デバイスでは、電流のアンバランスが深刻な問題となる。並列接続された3つのデバイスの電流共有と均等化を改善するために、ゲート遅延制御が実証されている。其々IGBTに関するゲート電圧を測定して、ミラー プラトー上のゲート遅延制御の効果を分析を行いました。この遅延制御技術は、従来のオプトカプラ・ベースのゲート駆動回路を使用して実現してる。

要約(英語): Power semiconductor devices are connected in parallel to realize high-current capabilities. However, the current unbalancing is a severe issue in parallel-connected semiconductor devices. A simple gate delay control is demonstrated to improve current sharing and equalization among three parallel-connected devices. The gate voltages are measured and analysed considering the gate delay control signals on the Miller Plateau for corresponding IGBT devices. This delay control technique uses a conventional opto-coupler-based gate driving circuit.

本誌: 2023年10月26日-2023年10月27日電子デバイス/半導体電力変換合同研究会-2

本誌掲載ページ: 47-52 p

原稿種別: 英語

PDFファイルサイズ: 1,800 Kバイト