断熱的原理を用いたPUF回路の設計

カテゴリ: 研究会(論文単位)

論文No: ECT24024

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2024/06/03

タイトル(英語): A Design of PUF Circuit Using Adiabatic Logic

著者名: 長田 昇也(岐阜大学),高橋 康宏(岐阜大学)

著者名(英語): Shoya Nagata(Gifu University),Yasuhrio Takahashi(Gifu University)

キーワード: ＰＵＦ|断熱的論理|ＳＲＡＭ|低消費電力|PUF|adiabatic logic|SRAM|low power

要約(日本語): PUF回路とは，集積回路の各パラーメータのばらつきを利用してチップの識別を行う回路技術である。このPUF回路は，個々の集積回路を識別できるようにするため，模倣回路の流通を防止することを可能とする。本研究では0.18 μmCMOSプロセスにより断熱的SRAMベースのPUFを新たに設計し，従来PUFよりも低消費電力，かつ良好なユニーク性と信頼性を有する回路の実現を目指す。

要約(英語): A PUF circuit is a technology that uses variations in each process parameter of integrated circuits to identify chips. This PUF circuit makes it possible to identify individual integrated circuits, making it possible to prevent the distribution of counterfeit circuits. In this paper, we design a new adiabatic SRAM-based PUF using a 0.18 μm CMOS process, and aim to realize a circuit with lower power consumption, better uniqueness, and reliability than the conventional PUFs.

本誌: 2024年6月6日-2024年6月7日電子回路研究会

本誌掲載ページ: 1-4 p

原稿種別: 日本語

PDFファイルサイズ: 309 Kバイト