65 nm CMOSを使用した広帯域で低消費電力なTIA回路

カテゴリ: 研究会(論文単位)

論文No: ECT24032

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2024/06/03

タイトル(英語): A wide-band and Low-power Transimpedance Amplifier Using 65 nm CMOS

著者名: 増田 敬仁(岐阜大学),高橋 康宏(岐阜大学)

著者名(英語): Takato Masuda(Gifu University),Yasuhiro Takahashi(Gifu University)

キーワード: トランスインピーダンスアップ|ＴＩＡ|光通信|ＡＶＣＦ|アクティブインダクタ|低消費電力|Transimpedance amplifier|TIA|Optical communication|AVCF|Active inductor|Low-power conusmption

要約(日本語): この論文ではアクティブインダクタを使用した，25 Gbps，0.8 pJ/bitのインバータ型TIA回路の提案をする。プレレイアウトシミュレーションの結果より，提案TIA回路のトランスインピーダンス利得は63.7 dBΩ，帯域幅は23.3 GHzが得られた。また，提案TIA回路の供給電圧は1.0 Vのとき，消費電力は20.1 mWとなった。

要約(英語): In this paper, we propose a 25 Gbps, 0.8 pJ/bit inverter-based TIA circuit using active inductor. Pre-layout simulation results show that the proposed TIA circuit has a transimpedance gain of 63.7 dBΩ and a bandwidth of 23.3 GHz. The supply voltage of the proposed TIA circuit is 1.0 V and the power consumption is 20.1 mW.

本誌: 2024年6月6日-2024年6月7日電子回路研究会

本誌掲載ページ: 35-38 p

原稿種別: 日本語

PDFファイルサイズ: 784 Kバイト