65nm プロセスを用いた28GHz帯オンチップバランの検討

カテゴリ: 研究会(論文単位)

論文No: ECT24033

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2024/06/03

タイトル(英語): A study on 28GHz band on-chip balun in 65nm process

著者名: 陸 星子(芝浦工業大学),ニコデムス レディアン(芝浦工業大学)

著者名(英語): XINGZI LU(Shibaura Institue of Technology),Retdian Nicodimus(Shibaura Institue of Technology)

キーワード: 低雑音増幅回路|オンチップバラン|５Ｇ|low noise amplifier|on-chip balun|5G

要約(日本語): この研究では、28GHz帯の差動低雑音増幅器(LNA)の入力段で使用されるオンチップバラン構造について検討する。バランは65nmプロセスパラメータを使用して設計されており、サイズは58um＊87umである。提案バランの揮入損失および等価雑音抵抗をそれぞれ1.1dBおよび2.79Ωである。また、信号振幅800mVにおいて、従来入力段に対して提案入力段のTHDは52.96dB改善されていることを確認する。

要約(英語): This paper discusses an on-chip balun structure used at the input stage of a differential Low Noise Amplifier (LNA) for the 28GHz band. The balun is designed using a 65nm process technology and has a size of 58um＊87um.The insertion loss and equivalent noise resistance of the proposed balun are 1.1dB and 2.79Ω, respectively. At a signal amplitude of 800mV, the THD of the proposed input stage was improved by 52.96dB compared to the conventional input stage.

本誌: 2024年6月6日-2024年6月7日電子回路研究会

本誌掲載ページ: 39-44 p

原稿種別: 日本語

PDFファイルサイズ: 5,223 Kバイト