3.3 kV- Vertical-Channel Fin-SiC MOSFETの開発

カテゴリ: 研究会(論文単位)

論文No: EDD24040,SPC24178

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2024/11/11

タイトル(英語): Development of 3.3 kV- Vertical-Channel Fin-SiC MOSFET

著者名: 末松 知夏(日立製作所,国立研究開発法人産業技術総合研究所),須藤 建瑠(日立製作所),清水 悠佳(日立製作所),渡辺 直樹(日立製作所),毛利 友紀(日立製作所),田中 保宜(国立研究開発法人産業技術総合研究所),島 明生(日立製作所)

著者名(英語): Tomoka Suematsu(Hitachi, Ltd., National Institute of Advanced Industrial Science and Technology (AIST)),Takeru Suto(Hitachi, Ltd.),Haruka Shimizu(Hitachi, Ltd.),Naoki Watanabe(Hitachi, Ltd.),Yuki Mori(Hitachi, Ltd.),Yasunori Tanaka( National Institute of Advanced Industrial Science and Technology (AIST)),Akio Shima(Hitachi, Ltd.)

キーワード: パワーデバイス|Ｓｉｌｉｃｏｎ　Ｃａｒｂａｄｅ|ＭＯＳＦＥＴ|３．３ｋＶ|Ｔｒｅｎｃｈ|ﾊﾟﾜｰﾃﾞﾊﾞｲｽ|Silicon Carbade|MOSFET|3.3kV|Trench

要約(日本語): 3.3 kVのSiC縦チャネルフィンMOSFETであるVC Fin-SiCを開発した。TCADシミュレーションを用いて低オン抵抗と高信頼を実現するJFET構造を設計した。試作したデバイスの静特性およびスイッチング特性の評価により、VC Fin-SiCは高しきい値電圧かつ低オン抵抗を両立し、高速なターンオンとスイッチング損失の低減が可能であることが示された。

要約(英語): We have developed a 3.3 kV SiC Vertical-Channel Fin MOSFET, original structure named VC Fin-SiC. The JFET structure was optimized using TCAD simulation to achieve low on-resistance and high reliability. Our evaluation of the static and switching properties demonstrate that VC Fin-SiC can achieve low on-resistance with high threshold voltage and small switching loss with fast turn-on even for high voltage applications thanks to its structural superiority.

本誌: 2024年11月14日-2024年11月15日電子デバイス/半導体電力変換合同研究会-1

本誌掲載ページ: 1-5 p

原稿種別: 日本語

PDFファイルサイズ: 1,724 Kバイト