SiC MOSFETの同期整流時のサージ電流耐量向上

カテゴリ: 研究会(論文単位)

論文No: EDD24041,SPC24179

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2024/11/11

タイトル(英語): Improvement of surge current capability of SiC MOSFETs during synchronous rectification

著者名: 大橋 輝之(東芝),河野 洋志(東芝デバイス&ストレージ),坂野 竜則(東芝),宮田 麟太郎(東芝),飯島 良介(東芝)

著者名(英語): Teruyuki Ohashi(Toshiba Corporation),Hiroshi Kono(Toshiba Electronic Devices & Storage Corporation),Tatsunori Sakano(Toshiba Corporation),Rintaro Miyata(Toshiba Corporation),Ryosuke Iijima(Toshiba Corporation)

キーワード: ＳｉＣ　ＭＯＳＦＥＴ|サージ電流耐量|ＩＦＳＭ|SiC MOSFET|Surge current capability|IFSM

要約(日本語): SiC MOSFETでは、同期整流時にサージ電流に対する破壊耐量が低下することが知られている。TCADシミュレーションにより、同期整流時にはデバイスがユニポーラ動作するため、サージ電流耐量が低下することが分かった。_x000D_ 我々は、デバイス設計の改善と保護回路システム構築の2方面からのアプローチで、バイポーラ動作とユニポーラ動作をコントロールし、サージ電流耐量の低下を抑制することに成功した。

要約(英語): In SiC MOSFETs, the surge current capability decreases during synchronous rectification. TCAD simulations show that the surge current capability is reduced during synchronous rectification due to the unipolar operation of the device. We have successfully improved the surge current capability by a two-pronged approach: device design and protection system construction.

本誌: 2024年11月14日-2024年11月15日電子デバイス/半導体電力変換合同研究会-1

本誌掲載ページ: 7-12 p

原稿種別: 日本語

PDFファイルサイズ: 2,260 Kバイト