パワーモジュールにおける多並列SiC-MOSFETの寄生発振解析技術

カテゴリ: 研究会(論文単位)

論文No: EDD24044,SPC24182

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2024/11/11

タイトル(英語): Parasitic Oscillation Analysis of Multi-Parallel SiC-MOSFETs in Power Modules

著者名: 竹田 駿(東芝デバイス＆ストレージ),三宅 英太郎(東芝デバイス＆ストレージ),河野 洋志(東芝デバイス＆ストレージ),大橋 輝之(東芝),井口 知洋(東芝),小谷 和也(東芝インフラシステムズ)

著者名(英語): Shun Takeda(Toshiba Electronic Devices & Storage Corporation),Eitaro Miyake(Toshiba Electronic Devices & Storage Corporation),Hiroshi Kono(Toshiba Electronic Devices & Storage Corporation),Teruyuki Ohashi(Toshiba Corporation),Tomohiro Iguchi(Toshiba Corporation),Kazuya Kodani(Toshiba Infrastructure Systems & Solutions Corporation)

キーワード: ＳｉＣ|ＭＯＳＦＥＴ|パワーモジュール|寄生発振|並列接続|スイッチング|SiC|MOSFET|Power Module|Parasitic oiscillation|Parallel connection |Switching

要約(日本語): パワーモジュール内部で複数のチップを並列接続すると、並列チップ間のループでゲート電圧が振動する寄生発振が生じる場合がある。寄生発振は2チップ並列の等価回路をコルピッツ回路とみなすことで説明することができる。本研究では任意の並列数においてもコルピッツ回路が成立することを理論的に示し、3チップ並列回路のシミュレーションおよび、多並列チップ搭載のSiCパワーモジュール実機を用いた実測により理論を検証した。

要約(英語): When multiple chips are connected in parallel inside a power module, parasitic oscillation may occur. In this study, we theoretically demonstrated the mechanism of oscillation for general number of parallel chips and verified the theory through simulations of a three-chip equivalent circuit and measurements using fabricated SiC power modules.

本誌: 2024年11月14日-2024年11月15日電子デバイス/半導体電力変換合同研究会-1

本誌掲載ページ: 25-28 p

原稿種別: 日本語

PDFファイルサイズ: 1,722 Kバイト