微細FinFET構造を用いた超低損失パワーデバイスの提案と実証

カテゴリ: 研究会(論文単位)

論文No: EDD24052,SPC24190

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2024/11/11

タイトル(英語): Proposal and demonstration of ultra-low loss power devices using FinFET structure

著者名: 蘇 宇軒(九州工業大学),ゴラプディ スリカント(九州工業大学),大村 一郎(九州工業大学)

著者名(英語): Yuxuan Su(Kyushu institute of technology),Srikanth Gollapudi(Kyushu institute of technology),Ichiro Omura(Kyushu institute of technology)

キーワード: ＦｉｎＦＥＴ構造|導通損失の低減|Ｔ－ＣＡＤシミュレーション|高周波ゲートパルス|FinFET structure|conduction loss reduction|T-CAD simulation|high frequency gate pulse

要約(日本語): 導通損失を削減可能なFinFET構造を持つ新原理Siパワーデバイスを提案した。T-CADシミュレーションを用いて650Vクラスのデバイスを設計し、動作実証を行った。高周波ゲートパルスを用いた結果、大電流動作での平均ビルトイン電圧が大幅に下がり、導通損失が約60％低減するなどの利点が示されている。

要約(英語): A new silicon power device with a FinFET emitter structure capable of reducing conduction loss has been proposed. A 650V class device was designed, and its operation demonstrated using T-CAD simulation. The operation with high-frequency gate pulses shows significant reduction of built-in potential even at high current density, leading to a 60% lower conduction loss.

本誌: 2024年11月14日-2024年11月15日電子デバイス/半導体電力変換合同研究会-1

本誌掲載ページ: 67-72 p

原稿種別: 日本語

PDFファイルサイズ: 1,212 Kバイト