スプリットダブルゲートCSTBTTMによるスイッチング損失の低減

カテゴリ: 研究会(論文単位)

論文No: EDD24066,SPC24204

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2024/11/11

タイトル(英語): Demonstration of Split Double Gate CSTBTTM for Switching Loss Reduction

著者名: 小西 和也(三菱電機),恩田 航平(三菱電機),迫 紘平(三菱電機),曽根田 真也(三菱電機)

著者名(英語): Kazuya Konishi(Mitsubishi Electric Corporation),Kohei Onda(Mitsubishi Electric Corporation),Kohei Sako(Mitsubishi Electric Corporation),Shinya Soneda(Mitsubishi Electric Corporation)

キーワード: ＩＧＢＴ|ＣＳＴＢＴ|ゲート容量|スプリットゲート|ダブルゲート|スイッチング損失|IGBT|CSTBT|Gate capacitance|Split gate|Double gate|Switching loss

要約(日本語): スイッチング損失低減に向け, スプリットダブルゲートCSTBTTMを提案し, 動作実証を初めて行った。本構造はアクティブゲート容量の低減によりdV/dt, dI/dtを高速化できる。その結果, スイッチング損失を最大で30%低減することに成功した。

要約(英語): We propose a split-double-gate CSTBTTM for the switching loss reduction and demonstrate experimental verification for the first time. The proposed structures enable the increase in dV/dt and dI/dt due to the gate capacitance reduction. As a results, we have firstly demonstrated the split-double-gate CSTBTTM which successfully reduce switching losses.

本誌: 2024年11月14日-2024年11月15日電子デバイス/半導体電力変換合同研究会-2

本誌掲載ページ: 57-60 p

原稿種別: 日本語

PDFファイルサイズ: 1,778 Kバイト