逐次比較型A/D変換を用いた内部容量D/A変換器のミスマッチ測定

カテゴリ: 研究会(論文単位)

論文No: ECT24051

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2024/11/18

タイトル(英語): Mismatch measurement of capacitance D/A converter using successive approximation analog-to-digital conversion

著者名: 関根 慧(日清紡マイクロデバイス),示野 洋一(日清紡マイクロデバイス),大西 有(日清紡マイクロデバイス)

著者名(英語): Satoshi Sekine(Nisshinbo Micro Devices Inc.),Yoichi Shimeno(Nisshinbo Micro Devices Inc.),Yu Onishi(Nisshinbo Micro Devices Inc.)

キーワード: 逐次比較型Ａ／Ｄ変換器|Ａ／Ｄ変換器|Ｄ／Ａ変換器|容量ミスマッチ|Succesive Approximation Register Analog-to-Digital Converter|Analog-to-Digital converter|Digital-to-Analog converter|Capacitance Mismatch

要約(日本語): 逐次比較型A/D変換器(SAR-ADC)は、内部の容量型D/A変換器(CDAC)により精度が決定されるため、高精度なものを実現するためには、D/A変換器のミスマッチを極力抑制することが重要である。本研究では、14bitのSAR-ADCを用いて、内部CDACの配置パターンがCDACの容量ミスマッチに及ぼす影響を実測し考察する。

要約(英語): The accuracy of successive approximation register A/D converters is affected by the mismatch of the internal capacitive D/A converters (CDAC). In this study, we measure and consider the effect of the CDAC layout pattern on its own capacitance mismatch using the measurement of a 14-bit SAR-ADC.

本誌: 2024年11月21日-2024年11月22日電子回路研究会

本誌掲載ページ: 13-18 p

原稿種別: 日本語

PDFファイルサイズ: 1,131 Kバイト