高効率な歩留まり推定のための回路シミュレータサロゲートモデルの提案

カテゴリ: 研究会(論文単位)

論文No: ECT24056

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2024/11/18

タイトル(英語): Surrogate Model of Circuit Simulator for Efficient Parametric Yield Estimation

著者名: 森口 悠斗(京都工芸繊維大学),高井 伸和(京都工芸繊維大学)

著者名(英語): Yuto Moriguchi(Kyoto Institute of Technology),Nobukazu Takai(Kyoto Institute of Technology)

キーワード: アナログ回路|歩留まり推定|モンテカルロ解析|ベイジアンニューラルネットワーク|analog circuit|yield rate estimation|Monte Carlo simulation|Bayesian neural network

要約(日本語): 本稿では，ベイジアンニューラルネットワークを用いて回路特性とその歩留まりを推定する回路シミュレータのサロゲートモデルを提案する．提案手法をベイズ最適化による自動サイジングに適用し，通常のモンテカルロ解析よりも20倍以上高速に動作することを確認した．

要約(英語): In this paper, we propose a surrogate model that combines Bayesian neural networks with Monte Carlo analysis to predict circuit characteristics and estimate yield rates efficiently. Our method accelerates circuit sizing while maintaining high accuracy, achieving a speedup of over 20 times compared with traditional methods.

本誌: 2024年11月21日-2024年11月22日電子回路研究会

本誌掲載ページ: 43-48 p

原稿種別: 日本語

PDFファイルサイズ: 738 Kバイト