オープンソース・アナログIPのプロセスポーティング事例

カテゴリ: 研究会(論文単位)

論文No: ECT25013

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2025/03/08

タイトル(英語): Title: Case study on process porting of open source analog IPs

著者名: 森山 誠二郎(アナジックス),西川 隼斗(明治大学),BINTI ISHAK NUR SYAKILA (明治大学),関根 かをり(明治大学)

著者名(英語): Seijiro Moriyama(Anagix Corporation),Hayato Nishikawa(Meiji University),NUR SYAKILA BINTI ISHAK(Meiji University),Kawori Sekine(Meiji University)

キーワード: アナログ回路|集積回路|プロセスポーティング|ＮＤＡ不要のＰＤＫ|ＩＰの利活用|設計のお手本|analog circuit|LSI|process porting|NDA-free PDK|IP reuse|design model

要約(日本語): 少量多品種LSI開発のためには、IPの利活用が不可欠であり、誰でも使えるIPライブラリが求められている。書籍に公開されたアナログIP回路をベースに、多様な製造プロセスに対応できる”お手本”を開発し、公開することが我々の目標である。第１段階として、NDA不要なPDK （OpenRule1um ）を使用して回路・レイアウトを設計し、フェニテック社の0.6μm CMOSプロセスを用いて試作したので概要を報告する。他のプロセスへ展開する上で”お手本”となる情報を収集する目的で、ゲート長10μmのミニマルファブプロ

要約(英語): For the development of a wide variety of low-volume LSIs, the use of IP is essential, and an IP library that anyone can use is required. Our goal is to develop and publish a "model" based on analog IP circuits published in book that can be adapted to various manufacturing processes. As a first step, we designed the circuits and layouts using an NDA-free PDK (OpenRule1um), and prototyped them using Phenitec's 0.6μm CMOS process, and we report the outline of the prototype. In order to collect information that can be used as a "model" for adaption to other processes, we considered porting to a minimal fab process with a gate length of 10μm. As a result, we found that a simple conversion that maintains the W/L ratio is insufficient, and the circuit configuration needs to be reviewed according to the process.

本誌: 2025年3月11日電子回路研究会

本誌掲載ページ: 23-28 p

原稿種別: 日本語

PDFファイルサイズ: 3,219 Kバイト