対数変換を用いたサブスレッショルド動作アナログ/PWM変換回路の設計と評価

カテゴリ: 研究会(論文単位)

論文No: ECT25024

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2025/06/02

タイトル(英語): A Design and Evaluation of Analog/PWM Converter with Logarithmic Conversion Using Subthreshold Region

著者名: 二瓶 匠充(山形大学),原田 知親(山形大学)

著者名(英語): Takumi Nihei(Yamagata University),Tomochika Harada(Yamagata University)

キーワード: 対数変換|サブスレショルド領域|ＰＷＭ|Logarithmic Conversion|Subthreshold Region|PWM

要約(日本語): 過去に設計したアナログ/PWM変換回路およびPWM演算回路には、制御信号-パルス幅特性を線形化するために、入力電圧を圧縮している。これによりSNRが低下し、パルス幅にオフセットが生ずる。この問題に対処するため、制御信号の電圧振幅を遅延器の入力範囲まで増大させ、出力されるパルス幅のオフセットを抑制し、変換動作の線形性を実現した、対数変換を利用したアナログ/PWM変換回路の設計・評価を目的とした。

要約(英語): In the analog/PWM conversion circuits and PWM calculation circuits designed in the past, the input voltage is compressed to linearize the control signal pulse width characteristics. This reduces the signal-to-noise ratio and creates an offset in the pulse width. To solve this problem, we aimed to design and evaluate an analog/PWM conversion circuit that uses logarithmic conversion to increase the voltage amplitude of the control signal to the input range of the delay device, suppress the offset of the output pulse width, and achieve linearity in the conversion operation.

本誌: 2025年6月5日-2025年6月6日電子回路研究会

本誌掲載ページ: 1-4 p

原稿種別: 日本語

PDFファイルサイズ: 1,050 Kバイト