オペアンプ回路設計におけるRobust Scaling Tchebycheff法によるベイズ最適化の効率改善

カテゴリ: 研究会(論文単位)

論文No: ECT25027

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2025/06/02

タイトル(英語): Efficiency Improvement of Bayesian Optimization Using Robust Scaling in Op-Amp

著者名: 増渕 剛(京都工芸繊維大学),髙井 伸和(京都工芸繊維大学)

著者名(英語): Tsuyoshi Masubuchi(Kyoto Institute of Technology),Nobukazu Takai(Kyoto Institute of Technology)

キーワード: アナログ回路設計|ベイズ最適化|サイジング|単一目的最適化|多目的最適化|スカラー化|Analog circuit design|Bayesian Optimization|Sizing|Single-objective optimization|Multi-objective optimization|Scalarization

要約(日本語): CMOS回路の自動設計におけるベイズ最適化の有効性は広く知られている。しかし、単一目的最適化法では、複数の回路性能を1次元に圧縮して評価する必要がある。圧縮方法には独自の手法が多く、圧縮方法の良し悪しについてはあまり議論されていない。本研究では、複数の回路性能を効率的に最適化する方法を適用し、最適化過程の改善を目指すとともに、回路の性能を最大限に引き出すための新たなアプローチを検討する。

要約(英語): Bayesian optimization is widely used in CMOS circuit design. However, single-objective optimization requires compressing multiple performance metrics into one dimension, and the merits of various compression methods are rarely discussed. This study proposes a method to efficiently optimize circuit performance and improve the optimization process.

本誌: 2025年6月5日-2025年6月6日電子回路研究会

本誌掲載ページ: 15-18 p

原稿種別: 日本語

PDFファイルサイズ: 298 Kバイト