商品情報にスキップ
1 2

光電融合リザバ―システムのための電流入力積和演算回路の設計

光電融合リザバ―システムのための電流入力積和演算回路の設計

通常価格 ¥660 JPY
通常価格 セール価格 ¥660 JPY
セール 売り切れ
税込

カテゴリ:研究会(論文単位)

論文No:ECT25062

グループ名:【C】電子・情報・システム部門 電子回路研究会

発行日:2025/9/1

タイトル(英語):Single-chip integration of current-input multiply-accumlate circuits for optoelectronic reservoir systems.

著者名:水品 雅樹(明治大学),緒方 敦洋(明治大学),関根 かをり(明治大学),和田 和千(明治大学),砂田 哲(金沢大学),笠松 章史(情報通信研究機構),田野井 聡(情報通信研究機構),原 紳介(情報通信研究機構)

著者名(英語): MASAKI MIZUSHINA(Maiji-University),ASTUHIRO OGATA(Meiji-University),KAWORI SEKINE(Meiji-University),KAZUYUKI WADA(Meiji-University),SATOSHI SUNADA(Kanazawa-University),AKIFUMI KASAMATSU(National Institute of Information and Technology),SATORU TANOI(National Institute of Information and Technology),SHINSUKE HARA(National Institute of Information and Technology)

キーワード:ギルバートセル,アナログ回路,MOSFET,光リザバ―,アナログ積和演算回路,トランスインピーダンスアンプ,Gilbert cell,Analog circuit,Metal Oxide Semiconductor Field Effect Transistor,Photonic reservoir,Analog Multiply-accuumulate Circuit,Trans Impedance amplifier

要約(日本語):小型・光電融合リザバ―システムの実現を目指し、光リザバー回路からの信号の高速処理を可能にするTIAと積和演算回路の1チップ化の構成を検討した。本研究では、光電融合集積化に向けて光検出器のチップ実装も想定しつつ、TIAと積和演算回路を1チップ化し、その回路特性、伝送線路等の影響を加味し、構成として実装可能かどうかを、シミュレーションを用いて検証する。

要約(英語):We propose a compact implementation of high-speed computation by connecting signals from an optical reservoir to a small photodiode, followed by a transimpedance amplifier (TIA) and a multiply-accumulate (MAC) circuit on a substrate. We assess feasibility by considering circuit characteristics and the effects of transmission lines.

本誌:2025年9月4日電子回路研究会

本誌掲載ページ:97-100p

原稿種別:英語

PDFファイルサイズ:838Kバイト

販売タイプ
書籍サイズ
ページ数
詳細を表示する