Back-Gate-Controlled IGBTにおけるn型バッファ層の裏面ゲート動作への影響のTCAD解析

カテゴリ：研究会(論文単位)

論文No：EDD25087,SPC25219

グループ名：【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日：2025/10/20

タイトル(英語)：TCAD Analysis of the Influence of the n-Type Buffer Layer on Back-Gate Operation in Back-Gate-Controlled IGBTs

著者名：福井 宗利(東京大学),更屋 拓哉(東京大学),竹内 潔(東京大学),高倉 俊彦(東京大学),伊藤 一夫(東京大学),高瀬 博行(東京大学),鈴木 慎一(東京大学),平本 俊郎(東京大学)

著者名(英語)： Munetoshi Fukui(The University of Tokyo),Takuya Saraya(The University of Tokyo),Kiyoshi Takeuchi(The University of Tokyo),Toshihiko Takakura(The University of Tokyo),Kazuo Itou(The University of Tokyo),Hiroyuki Takase(The University of Tokyo),Shinichi Suzuki(The University of Tokyo),Toshiro Hiramoto(The University of Tokyo)

キーワード：ＩＧＢＴ,ゲート制御,裏面ＭＯＳゲート,ターンオフ損失,静特性,ｎ型バッファ層,IGBT,gate control strategies,backside MOS gate,turn-off energy loss,static characteristics,n-type buffer layer

要約(日本語)：n型バッファ層濃度と裏面ゲート動作の相互作用をTCAD解析し、キャリア排出とコレクタ電圧上昇の競合がターンオフ損失を支配することを示した。最適な濃度によりホール注入抑制と電子排出が促進され、高性能スイッチング設計に有効である。

要約(英語)：We investigated carrier dynamics in Back-Gate-Controlled IGBTs by analyzing the interplay between n-type buffer doping (Db) and back-gate timing. The turn-off energy loss is governed by competing effects of carrier extraction and collector voltage rise. Spatial current analysis near the backside junction reveals that optimal Db enables efficient hole injection suppression and electron removal, offering design guidance for high-performance switching.

本誌：2025年10月23日-2025年10月24日電子デバイス/半導体電力変換合同研究会-2

本誌掲載ページ：73-78p

原稿種別：日本語

PDFファイルサイズ：3,150Kバイト