パルス型ハードウェアカオスニューロンモデルを用いた自己組織化マップのための参照電圧更新回路に対する一検討

カテゴリ：研究会(論文単位)

論文No：ECT25076

グループ名：【C】電子・情報・システム部門 電子回路研究会

発行日：2025/12/2

タイトル(英語)：パルス型ハードウェアカオスニューロンモデルを用いた自己組織化マップのための参照電圧更新回路に対する一検討

著者名：中山 和樹(日本大学),佐々木 芳樹(日本大学)

著者名(英語)： Kazuki Nakayama(Graduate School of Science and Technology Nihon University),Yoshiki Sasaki(College of Science and Technology Nihon University)

キーワード：スパイキングニューラルネットワーク,パルス形ハードウェアカオスニューロンモデル,自己組織化マップ,超大規模集積回路,SNN,P-HCNM,Self-organizing map,VLSI

要約(日本語)：近年、脳の低消費電力性と高い計算能力をスパイキングニューラルネットワークを用いて再現する研究が盛んに行われています。我々はこれまで、パルス型カオスニューロンモデル（P-HCNM）に適用可能な自己組織化マップ（SOM）を用いた教師信号生成を目的として、勝者ユニットを決定可能な回路構成を検討してきました。本稿では、勝者ユニットによる自己組織化のための更新回路を提案しました

要約(英語)：In recent years, it has been studied using spiking neural networks to replicate the brain's low power consumption and high computational capability. Previously, we studied circuit configurations capable of determining the winning unit for the purpose of generating teacher signals using a self-organizing map (SOM) that can be applied to the pulse-type chaotic neuron model (P-HCNM). In this paper, we proposed an update circuit for self-organization by the winning unit.

本誌：2025年12月5日電子回路研究会

本誌掲載ページ：11-16p

原稿種別：日本語

PDFファイルサイズ：1,109Kバイト