パルス型ハードウェアカオスニューロンモデルを用いた画素データ内の特徴抽出可能なフィルタ構築に対する一検討

カテゴリ：研究会(論文単位)

論文No：ECT25078

グループ名：【C】電子・情報・システム部門 電子回路研究会

発行日：2025/12/2

タイトル(英語)：パルス型ハードウェアカオスニューロンモデルを用いた画素データ内の特徴抽出可能なフィルタ構築に対する一検討

著者名：今村 楓也(日本大学),佐々木 芳樹(日本大学)

著者名(英語)： Fuya Imamura(Graduated School of Science and Technology, Nihon University),Yoshiki Sasaki(Collage of Science and Technology, Nihon University)

キーワード：スパイキングニューロン,超大規模集積回路技術,アナログ電子回路,スパイスシミュレーション,特徴量抽出,パルス型ハードウェアカオスニューロンモデル,Spiking Neuron,Very Large Scale Integration,Analog Electrical Circuits,Spice Simulation,Feature Extraction,Pulse-Type Hardware Chaos Neuron Model

要約(日本語)：近年，脳型コンピューティングを可能とするネットワークを構築の研究が行われている．先に我々はハードウェア構造でSTDP学習則を実装した階層型ニューラルネットワークを構築し，外部情報の学習および分類分けの能力の再現を検討した．本稿では，特徴を抽出可能なフィルタ構築について検討を行ったので報告する．結果として，3行3列の画素情報内から線として特徴を抽出可能なフィルタ構築が可能であることを明らかにした．

要約(英語)：In recent years, research has been conducted on constructing networks that enable brain-inspired computing, which emulates the biological ability to process external information. In this paper, we report our investigation into the construction of filters capable of extracting features. As a result, we indicated that it is possible to construct filters that can extract line features from pixel information within a 3×3 region.

本誌：2025年12月5日電子回路研究会

本誌掲載ページ：19-21p

原稿種別：日本語

PDFファイルサイズ：1,266Kバイト