高速動的再構成を活用したMono Instruction Set Computerの実装

カテゴリ：研究会(論文単位)

論文No：ECT25091

グループ名：【C】電子・情報・システム部門 電子回路研究会

発行日：2025/12/2

タイトル(英語)：高速動的再構成を活用したMono Instruction Set Computerの実装

著者名：エン メイウ(岡山大学),渡邊 実(岡山大学),渡邊 誠也(岡山大学)

著者名(英語)： MINGYU YAN(Okayama University),Minoru Watanabe(Okayama University),Nobuya Watanabe(Okayama University)

キーワード：ＦＰＧＡ,光再構成型ゲートアレイ,ＲＩＳＣアーキテクチャ,ＭＩＳＣアーキテクチャ,ホログラフィックメモリ,Field Programmable Gate Array,Optically Reconfigurable Gate Array,Reduced Instruction Set Computer,Mono Instruction Set Computer,holographic memory

要約(日本語)：本研究では光再構成型ゲートアレイにMISCプロセッサを実装することで，高速動的再構成を活用したMISCプロセッサの実装が有効であることを実証した。

要約(英語)：In this research, some MISCs were implemented onto an ORGA. This paper presents the demonstration results.

本誌：2025年12月5日電子回路研究会

本誌掲載ページ：73-78p

原稿種別：日本語

PDFファイルサイズ：2,635Kバイト