べき乗変換ICの電圧入出力化と回路面積の縮小

カテゴリ: 部門大会

論文No: GS12-4

グループ名: 【C】2022年電気学会電子・情報・システム部門大会

発行日: 2022/08/24

タイトル(英語): Enabling Signal Input and Output by Voltage and Reducing Circuit Area for Exponentiation Conversion IC

著者名: 松井 文也（東洋大学）,佐野 勇司（東洋大学）,西山 直哉（東洋大学）

著者名(英語): Fumiya Matsui (Graduate School of Science and Engineering, Toyo University),Yuji Sano (Faculty of Science and Engineering, Toyo University),Naoya Nishiyama (Graduate School of Science and Engineering, Toyo University)

キーワード: 信号変換回路|サブスレッショルド|非線形補正|IoT|べき乗関数|Signal conversion circuit|Subthreshold|Nonlinearity compensation|IoT|Exponentiation function

要約(日本語): 弱反転動作を活用したCMOSべき乗変換ICを，チップ面積を最小限に抑えつつ，実用性の高い電圧入出力化した回路構成により提案した。従来ICは電流信号を入出力していたため，信号の電圧電流変換が必要となり実用性に課題があった。電圧入出力化に向けては，弱反転動作時の微小電流を10mVステップによる8bit256段階分，電圧変換するために数MΩの電流電圧変換抵抗が必要となり，ICへの実装が困難であった。そこで，多段カレントミラー回路構成により電流増幅して電流電圧変換抵抗の面積削減を図った。さらに，弱反転動作の維持に向けた電流密度低減に伴って副作用として生じるMOSFETの面積拡大を最適化する手法を提案して，ＩＣ設計を完成させたので詳細を報告する。本発表内容の実現性は近々に試作ICの性能評価により検証する。