アナログ不揮発性メモリを用いた大規模ディープニューラルネットワーク向けハードウェアアクセラレータ

カテゴリ: 部門大会

論文No: TC16-3

グループ名: 【C】2022年電気学会電子・情報・システム部門大会

発行日: 2022/08/24

タイトル(英語): Hardware Accelerator using Analog Non-Volatile Memory for Large Deep Neural Networks

著者名: 岡崎 篤也（日本アイ・ビー・エム）

著者名(英語): Atsuya Okazaki (IBM Research - Tokyo)

要約(日本語): 近年、アナログ不揮発性メモリアレイ上で低消費電力で同時多並列に積和演算を実行するニューラルネットワークアクセラレータが提案されている。高精度で完全な再現性を求められるタスクには従来の CMOS デジタル回路を用いた計算が適しているが、ニューラルネットワークでは全てのシナプス演算にそれほど高い精度は求められないことが多い。
本稿は 512 x 512 の相変化メモリアレイを用い試作した推論チップを紹介する。コンダクタンスのドリフトやノイズなどアナログメモリに付随する課題を補償し、手書き文字認識 MNIST やリカレント LSTM ベンチマークにおいて、ソフトウェア実装と同程度の推論精度を達成した。また、現在自然言語処理で利用されている大規模なモデルを、同じチップアーキテクチャに適応した際の性能を予測する。