12bit時間・デジタル変換回路の低消費電力化の検討

カテゴリ: 部門大会

論文No: GS2-2-5

グループ名: 【C】2023年電気学会電子・情報・システム部門大会

発行日: 2023/08/23

タイトル(英語): Investigation of Low-Power Consumption of 12-bit Time-to-Digital Converter

著者名: 土屋 真弥（山梨大学）,小川 覚美（山梨大学）,佐藤 隆英（山梨大学）

著者名(英語): Masaya Tsuchiya (University of Yamanashi),satomi Ogawa (University of Yamanashi),takahide Sato (University of Yamanashi)

要約(日本語): 本発表では、容量型センサを介護などの分野に応用するための、高精度・低消費電力の時間・デジタル変換器(TDC)として、差分信号を用いる2段構成のTDCを提案する。
　消費電力低減のために、1段目のTDCでは、デジタル・時間変換器(DTC)で1回前に変換した入力時間信号と新しく変換する入力時間信号の差分を検出し、遅延素子を用いてその差分信号のみを変換する。入力時間信号の変化が緩やかであれば、前回との入力時間信号の差分が小さく、変換時間も短くなり、低消費電力が期待できる。2段目のTDCでは、インバータ遅延を用い、2段構成で12ビットのTDCを実現する。さらに、各素子の貫通電流を低減する回路構成を提案し、TDCの低消費電力化を図っている。
　DTCでの非直線性による精度低下の原因を明らかにすることによって、精度の改善を図り、本TDCの構成で12ビット精度の変換が期待できることを示す。